uEA-2010 Accepted Papers with Abstracts

Abstract: Los acopladores direccionales cumplen muchas funciones en los circuitos de microondas entre las que se encuentran su utilización para tomar muestras de señales para sistemas de control, aplicaciones en amplificadores balanceados, mezcladores, instrumentos de medición, filtros y desplazadores de fase. Muchos de estos usos requieren acoples altos (del orden de 3dB) los cuales pueden ser difíciles de realizar por limitaciones técnicas si a la vez se desea mantener una baja ocupación de área.
En los acopladores del tipo “coupled line” el nivel de acople alto implica ubicar las líneas de transmisión que conforman la estructura muy cercanas una a la otra lo cual resulta inconveniente desde el punto de vista de la fabricación debido a la imprecisión del proceso. Existe la posibilidad de alejar estas líneas, pero con el costo adicional de que la estructura tiene que hacerse más grande para mantener el nivel de acople, además de degradarse la directividad de la misma.
En particular, este acoplador direccional fue diseñado para ser usado como parte de un desplazador de fase de topología reflectiva. Los desplazadores de fase han ido cobrando relevancia a lo largo de las últimas decadas para su uso en arreglo de antenas en fase. Este tipo de antenas tienen la particularidad de que su lóbulo de radiación puede ser configurado de manera electrónica cambiando la fase de las señales de alimentación de los diferentes elementos irradiantes en vez de utilizar el recurso clásico de cambiar mecánicamente la posición de los irradiantes. Esto presenta las ventajas de que los sistemas electrónicos son más fáciles de controlar que los mecánicos, consumen menos energía y no sufren desgaste por fricción.
En esta publicación llevamos a cabo el análisis y diseño de un acoplador direccional MEMS en banda X con acople capacitivo con el objeto de lograr un alto acople entre puertos y a la vez evitar el uso de líneas muy próximas entre si dadas las limitaciones del proceso de micromaquinado. Se incluye una descripción breve del procedimiento analítico empleado para validar el diseño circuital propuesto y los pasos que conllevan a su formulación práctica. Finalmente, se utilizan los conceptos expuestos para el diseño físico de la estructura y su posterior simulación mediante un software CAD EM. Actualmente, los dispositivos han sido enviados para su construcción a FBK-RST (Fondazione Bruno Kessler - IRST) y se espera su próximo arribo al país para emprender las tareas de encapsulamiento, caracterización y modelado.

Abstract: En este trabajo se presenta un generador de n´umeros pseudoaleatorios
sintetizado en FPGA. Este generador est´a basado en
teor´ıa del caos y en el sistema num´erico de residuos. Para validar
el generador propuesto se emple´o la bater´ıa de tests Diehard.

Abstract: Nuestra publicación tiene por objeto desarrollar un prototipo de sistema abocado al análisis de señales. El análisis de señales es una herramienta fundamental para toda rama profesional en general, y en particular para la electrónica donde las señales se estudian principalmente en dos dominios: en el dominio del tiempo, como es el caso de un osciloscopio, o en el dominio de la frecuencia como es el caso de un analizador de espectro.
Los equipos de medición utilizados para representaciones en los dominios ante mencionados tienen una gran dispersión si los analizamos en función de diferentes variables, por ejemplo, precio y funcionalidades. Es así, que muchas veces, ciertos sectores del mercado se ven obligados a adquirir instrumentos de medición que poseen más prestaciones de las que necesitan aplicar o bien requiere comprar varios equipos que satisfagan el conjunto de necesidades requeridas. En cualquier caso se estaría operando de forma ineficiente al desperdiciar recursos.
Es por ello que hemos desarrollado un sistema de medición destinado a aquellos técnicos, profesionales o aficionados que deseen equipar su laboratorio con un instrumento de bajo costo, cuya función principal consiste en  representar señales eléctricas de la banda de audio (0-20kHz) en el dominio temporal y frecuencial.
Constructivamente, está provisto con una interfaz USB que permite, además del modo normal de uso stand-alone, adquirir datos a través de una PC. El aspecto utilitario ha sido cuidado para proveer al operador de un software de fácil uso además de una sencilla interfaz de usuario a través de la pantalla touch-screen del dispositivo.

Abstract: En este trabajo se presenta la implementación de un correlador de Conjuntos Ortogonales de Secuencias Complementarias (MO-CSS) mediante una única estructura aritmética en FPGA. El mismo se diseñó completamente con parámetros genéricos de modo de contemplar la correlación simultánea de N de estos conjuntos. Se realiza la estimación analítica del consumo de recursos lógicos y se verifica  experimentalmente.

Abstract: Miguel A. Risco Castillo, Juan Vega, Renzo Bermúdez Centro de Investigación y Desarrollo en Ingeniería (CIDI) - UTP
Resumen:
Un equipo con el cual se pueda realizar una medición o adquisición de información para un experimento o trabajo específico ha sido siempre un requerimiento constante en un laboratorio de investigación, los instrumentos convencionales de bajo costo no siempre permiten una personalización adecuada, y sólo los equipos más costosos admiten una programación o configuración suficientemente personalizable; por ello muchas veces los investigadores de centros con bajos recursos se ven en la necesidad de confeccionar ellos mismos pequeños sistemas electrónicos a medida. El desarrollo de un instrumento personalizado es una tarea que consume tiempo y recursos, no sólo en el diseño y construcción del mismo sino también en su validación. Estos equipos personalizados pocas veces son basados en un hardware normalizado que permita su intercambio con otros investigadores o incluso su reutilización. El presente trabajo presenta un caso de aplicación en donde se hace uso de una plataforma versátil basada en FPGA que ha sido previamente validada y sobre el cual se pueden emular diversos instrumentos, su arquitectura hace posible su reutilización e inclusive se promueve el intercambio del firmware y software que lo transforman en diversos instrumentos electrónicos de laboratorio. En éste caso específico se ha diseñado un instrumento que permite la caracterización mediante el trazado de curvas I vs V de dispositivos semiconductores. Una tarjeta denominada RVI (por Reconfigurable Virtual Instrument) diseñada en el laboratorio Multidisciplinario del Centro Internacional de Física Teórica (ICTP) y una tarjeta adaptadora de Señal diseñada por alumnos del Centro de Investigación y Desarrollo en Ingeniería de la Facultad de Electrónica de la Universidad Tecnológica del Perú (UTP) constituyen el hardware del sistema, mientras que el software ha sido desarrollado en Open Pascal usando la plataforma Lazarus. El código para configurar la FPGA se ha desarrollado en VHDL mediante el entorno integrado de desarrollo Libero de la compañía Actel.

Abstract: La tecnología Ethernet, presente en la mayoría de los dispositivos dotados de
conexión a la red, provee comunicación entre PCs y dispositivos que funcionen en
forma autónoma, tanto en ámbitos locales como a través de Internet.
En este trabajo presento un IP core que implementa el MAC (Media Access
Controller) Ethernet, de uso sencillo y que ocupa pocos recursos de una FPGA.
Este core fue verificado utilizando FPGAs y ofrece diversas configuraciones.

Abstract: Actualmente todo sistema o dispositivo lleva el prefijo “inteligente”.Los sensores no son la excepción de la regla. Ellos se convirtieron en inteligentes hace aproximadamente treinta años, en el sentido que incluyen inteligencia en el punto de medición junto con la transmisión  digital normalizada de los datos. Al convertirse los sistemas en una red de sensores inteligentes surgió la necesidad de normalizar la conexión. Como consecuencia, surgió la norma IEEE 1451.X, que aún hoy se encuentra en estado de evolución. La norma define todo lo necesario para automatizar la conexión de un sensor a un sistema.

La creación de la norma IEEE1451 fue un gran avance, pero ¿Son los sensores inteligentes lo suficientemente inteligentes? El principal objetivo de la creación de la norma fue automatizar la conexión – desconexión de un sensor, aun de distintos fabricantes. Sin embargo, la principal información que proporciona un sensor es el valor de la señal que esta traduciendo. Más aún, la información que debería proporcionar un sensor al sistema u otros sensores debería incluir mucho más que el valor de la señal. Tendría que incluir, tendencia, forma, futuros valores y reconocer patrones típicos y anormales. El sensor debería ser lo suficientemente inteligente para darse cuenta del tipo de señal que esta midiendo para marcar porciones de la señal que el objeto de analizarla más profundamente. El conocimiento de la señal le posibilita detectar comportamientos anormales o asociar una “verosimilitud” al valor o comportamiento de la señal.

Además de requerir de dispositivos “Plug and Play”, los sistemas complejos necesitan ser entendidos. Existe una explosión de interés en minería de datos aplicada a series temporales, incluyendo datos de sensores. También, se han aplicado tecnologías inteligentes para inferir comportamientos a partir de datos sensoriales, tales como redes neuronales artificiales, lógica difusa y algoritmos genéticos. Todos estos procesos tienen un factor en común: la abstracción y la representación de la señal.

El procesamiento de la señal de los sensores es un campo muy activo. Existen infinidad de tratamientos y algoritmos pero sufren de dos particularidades. Primero son procesamientos dedicados a señales específicas o provenientes de algún sensor en particular, por lo tanto no se pueden aplicar a todas las señales de los sensores. Segundo, la mayoría de  los algoritmos sobre señales de sensores se encuentran protegidos por patentes y/o son confidenciales.

Resumiendo, hemos detectado que no existe un tratamiento universal de la señal de los sensores que permita una síntesis y análisis de la señal, un dialogo entre  ellos para permitir  fusión sensorial y que proporcione una plataforma para una minería de datos u otros procesos de orden superior.

En el trabajo se expone el procesamiento de la señal  de los sensores en el dominio temporal basado en sobremuestreo, interpolación y segmentación inteligente. Se logra una abstracción de señales de sensores desde un enfoque universal logrando una plataforma unificada basada en una estructura en capas. En la capa de orden superior es tal el grado de abstracción de la señal real,  que permite en una forma simplificada inferir condiciones y estados para cualquier tipo de señal. La fortaleza del proceso es la universalidad, lo cual garantiza que las aplicaciones sean innumerables. La estructura en capas podría ser el origen de un estándar para señales sensoriales.

En el trabajo,  se ejemplifica el uso de los algoritmos propuestos desarrollando un sensor, basado en microcontrolador que predice el  valor futuro del  estado estacionario de la medición.

Abstract: Este articulo pretende brindar una breve introducción al principio de funcionamiento de los teclados táctiles capacitivos y a una de las técnicas utilizados para su implementación, e introducir esta tecnología como una herramienta más a la hora de desarrollar nuevos productos, considerándola como una solución eficiente y de gran aplicabilidad en todo tipo de desarrollos. Además los principios explicados se emplearan en el desarrollo de un teclado táctil a fin de mostrar la facilidad de la implementación

Abstract: RESUMEN DEL PROYECTO:

Se propone en este proyecto el desarrollo de un sistema de medición digital de longitudes, de alta velocidad y alta resolución, basado en técnicas electrónicas de lógica programable, combinadas con el uso de sistemas programables, convencionales o también de lógica programable, que permita convertir máquinas herramienta de accionamiento manual a un sistema semiautomático supervisado.

La creciente demanda de sistemas de mecanizado automático provoca en el mercado local argentino un defasaje de tecnología que deja a muchos talleres y/o fabricas metalúrgicas fuera de todo tipo de competencia, no solo en cuanto a costo de mecanizado de piezas se refiere, sino también a la calidad de las piezas producidas. Por otra parte, el alto costo de los centros de mecanizado basados en control numérico de origen importado, así como la ausencia de tecnología nacional en la fabricación este tipo de maquinarias, producen un nicho tecnológico que no ha sido resuelto a la fecha en condiciones económicas al alcance de la pequeña y mediana industria nacional.

Por consiguiente, las limitaciones tecnológicas derivadas de la falta de actualización de las máquinas herramienta utilizadas en muchas industrias provocan una pérdida de competitividad ante proveedores, nacionales o extranjeros, que han podido equipar sus industrias con tecnología de punta.

El proyecto planteado propone obtener como resultado un sistema de medición aplicable a máquinas herramienta, que permita, mediante el uso de tecnología moderna, la actualización de sistemas y máquinas que hoy funcionan con accionamiento manual o semiautomático. Esto, a su vez, permitirá la mejora de los rendimientos productivos de aquellos usuarios que requieran la incorporación de este tipo de tecnología a maquinaria de tecnología menos avanzada. El aumento de productividad asociado, así como la mejora en la relación costo beneficio permite una rápida amortización de la inversión realizada.  

Se propone además dejar abierta para una posterior etapa la conversión de este sistema, planteado inicialmente solo como un sistema de medición, en un sistema capaz de recibir y procesar la información necesaria para convertirse en un sistema automatizado de control numérico.

Abstract: Éste trabajo pretende desarrollar un estudio y análisis del protocolo de encaminamiento BGP (Border Gateway Protocol) aportando una visión acerca de sus aspectos principales tan clara y completa como sea posible.
BGP se ha convertido en el principal protocolo de encaminamiento externo que usa la actual Internet.
En el análisis del protocolo describimos su funcionamiento, características, modo de operación, formatos de sus mensajes, etc.
En la simulación demostramos su funcionamiento utilizando un simulador llamado Opnet IT Gurú versión 9.1 Académica. Planteamos un escenario de prueba, generamos falla y observamos como el protocolo se comporta frente a eventuales cambios. Analizamos sus tablas, los tiempos de actualización de las mismas y los gráficos de tráfico y actualizaciones.

Abstract: Que   tienen   en   común  Danny  Glover,   el   papa   Pío   IX,  Vladimir  Lenin,  Rudi  Dutschke,  Neil  Young, Dostoyevsky, Sócrates, Julio Cesar, y Napoleón I de Francia?. Ellos como otros varios millones de personas sufren de epilepsia. La epilepsia es uno de los más serios desórdenes cerebrales y tiene un fuerte impacto en la vida cotidiana. Uno de cada tres pacientes epilépticos son de tipo refractario, es decir que no se pueden controlar sus ataques con drogas anticonvulsivas. El proyecto apunta a la predicción del ataque epiléptico para que el paciente pueda tomar iniciativas,  desde preventivas hasta terapéuticas.  El método a utilizar es mediante el análisis de señales encefalográficas. Se toma como postulado que el origen del ataque proviene de una interferencia en la comunicación neuronal.

ver mas detalles en resumen extendido adjunto

Abstract: Se presenta un conjunto de tres asignaturas electivas de la carrera de ingeniería electrónica de la Universidad Nacional de Rosario que se complementan entre sí y con otras asignaturas troncales de la carrera para conformar el perfil básico de un ingeniero capaz de encarar exitosamente su rol de diseñador de circuitos/sistemas electrónicos.
El conjunto de las tres asignaturas presentan una introducción a las técnicas y herramientas básicas que se utilizan en el diseño de circuitos/sistemas integrados y a la gestión que está necesariamente ligada a una situación real de desempeño profesional relacionada con el diseño de circuitos/sistemas integrados de aplicación específica.

Abstract: Se presenta la implementación de dispositivos autónomos para acondicionamiento de datos y control de comunicaciones como nodos constituyentes de una red cooperativa inteligente accesible vía INTERNET. La implementación se realizó sobre FPGA, en particular sobre la SPARTAN III provista por XILINX utilizando la  plataforma de diseño ISE y las placas de desarrollo Digilent S3. El campo de aplicación pensado es el relevamiento de datos meteorológicos para mejorar y facilitar el desenvolvimiento de la actividad agropecuaria.

Abstract: El objetivo es diseñar un sistema de detección e identificación de ganado por radio frecuencia. El sistema consta de un dispositivo pasivo, identificador “tag” o “transponder”, que unido al animal permite realizar el seguimiento e identificación del ganado en campo y de un “transreceptor” o “transceiver” que es la unidad fija que activa el identificador y entrega los datos a almacenar o recibe los datos almacenados en el tag.

Abstract: El presente trabajo propone el desarrollo de un sistema de conversión de alta velocidad, basado en lógica programable, que permitirá la conversión de números enteros, provenientes por ejemplo de la salida de un conversor analógico digital, al sistema de representación logarítmico LNS.

El objetivo principal del trabajo es la adecuación, en tiempo real, de la información recibida desde dispositivos que generan valores numéricos enteros, para permitir el uso de dichos valores en un formato que facilite el cálculo y las operaciones aritméticas. Se plantea en consecuencia un algoritmo de conversión que, fundamentalmente, evite la necesidad de tablas y métodos de interpolación y que haga uso de la menor cantidad posible de recursos de hardware.

En diferentes ámbitos de la tecnología surge la necesidad de realizar operaciones de cálculo numérico en tiempo real y con una elevada precisión. En particular, en el campo de la conversión analógico digital se han logrado conversores que trabajan a frecuencias de muestreo del orden de 1 G muestras/seg.

En estos casos, la representación de los valores numéricos requiere de formatos que permitan dicho cálculo en forma adecuada, en alta velocidad, y permitiendo una buena precisión en los resultados y una buena velocidad de respuesta de los circuitos encargados de realizar los cálculos necesarios.

Para estas aplicaciones, los formatos exponenciales tienen grandes ventajas al permitir el manejo de un elevado rango de valores, con una precisión adecuada a la mayoría de las aplicaciones. El uso de los sistemas de representación en punto flotante o en formato de representación logarítmica resulta apropiado para el objetivo requerido.

El presente trabajo responde a la necesidad de resolver operaciones de cálculo aritmético en tiempo real o cuasi real, para su utilización en diversas aplicaciones de procesamiento digital de señales.

Es un objetivo del presente trabajo el de desarrollar un algoritmo que permita realizar la conversión de números naturales o enteros, como los que pueden obtenerse de la salida de un conversor analógico digital, mediante métodos numéricos que no requieran de una elevada cantidad de recursos de hardware, ni de grandes tiempos de cálculo.

Es otro objetivo del presente trabajo el de determinar que la conversión sea factible con un mínimo error de conversión, con el objeto de que los valores resultantes de dicha conversión tengan un error consistente con los errores propios de representación del sistema de numeración logarítmico y del valor entero recibido en la entrada de dicho conversor.

Es un tercer objetivo del presente trabajo implementar el conversor de punto fijo a LNS mediante un dispositivo lógico programable, utilizando la menor cantidad posible de recursos de hardware, en especial con el menor número de elementos de lógica secuencial y sin la necesidad de elementos externos al mismo.

Una versión previa del presente trabajo fue recientemente presentada en el  Congreso SPL 2010 llevado a cabo en el mes de marzo pasado en la localidad de Porto de Galinhas, Brasil, siendo seleccionado para participar en el foro de diseñadores de dicho Congreso. El mismo ha sido publicado en los Proceedings de dicho Designer Forum, ISBN 978-85-7656-171-2

Abstract: El presente trabajo, muestra la aplicación de un algoritmo tipo PID, que
corre en un microcontrolador AVR, embebido en FPGA, enfocado al control
de posición de un motor de corriente continua. Dicho algoritmo, es
ampliamente empleado, en la mayoría de los sistemas de control. Dado
que, un motor de corriente continua es un sistema complejo, las características
del algoritmo PID, lo hacen ideal para esta aplicación, brindando toda una
variedad de formas de control del sistema. El sistema de control, está
implementado según la filosofía "hardware and software codesign", mostrando una
alta eficacia en la aplicación y gran maleabilidad para mejoras futuras.

Abstract: El proyecto consiste en la implementación de las herramientas necesarias para gestionar equipos en una
red de comunicaciones a través del Protocolo SNMP, utilizando una interfase mediante una Pagina
Web.
Para tal fin se opto por la utilización de un sistema dotado de un Servidor Web, un sistema de gestión
ágil para el mantenimiento del sistema como es Dyango, y todo a su vez bajo licencias de software libre.
Bajo estas premisas se adopto como Sistema Operativo un Gnu/Linux con el cual se pueden armar
Distribuciones a Medida, sobre lo que se denominan Live/CD. Esto permite la utilización del sistema
completo con todos los elementos para realizar las gestiones pretendidas, sin necesidad de instalar
software alguno, ya que el mismo puede correr desde el CD/DVD y la memoria RAM cuando la
Computadora se inicia (boot).

Abstract: En este trabajo se presenta el desarrollo de un osciloscopio pensado para implementarse en una plataforma de instrumentación virtual reconfigurable. Esta plataforma está compuesta por módulos descritos en lenguajes de descripción de hardware para configurar una FPGA, un software para utilizar en una computadora de propósito general y una placa de desarrollo. Se enfatiza el diseño basado en bloques con el objeto de crear una librería de componentes que puedan ser reutilizados en otros diseños. Las descripciones del hardware y los códigos fuentes del software se publican bajo una licencia de código abierto.

Abstract: El presente trabajo describe un sistema electrónico de control dedicado a ser utilizado en combinación con equipamiento para ejercitación física y de registro de parámetros cardiacos. Este trabajo se desarrolla como proyecto final de carrera de grado (ingeniería) de los autores.

El sistema planteado se encarga de registrar sesiones de ejercicios llevados a cabo por un atleta. De cada sesión se registran diversos valores como velocidad, distancia recorrida, pulsaciones por minuto, cadencia entre otros. Estas sesiones se almacenan bajo un identificador único del atleta para luego utilizarse en la generación de reportes y análisis de rendimiento.

Tiene por objetivo facilitar al atleta el análisis de su rendimiento a lo largo del tiempo, brindando un registro detallado de su actividad y permitiendo adaptar sus sesiones de ejercitación a la medida de su necesidad.

Este sistema tiene un componente muy importante de hardware, que se utiliza como interfaz con los diversos equipamientos y con el atleta, y que registra en una base de datos las sesiones de ejercicio.

A su vez, su componente de software accede a la información registrada por cada atleta, y permite hacer reportes sobre el progreso del atleta y modificar sus perfiles de ejercitación de acuerdo a su progreso.

La base de datos es de tipo relacional, alberga la información personal del atleta, y registra los ejercicios realizados. Cada ejercicio contiene la descripción de fecha, hora, equipo utilizado y el registro de valores. La misma se utiliza como medio de comunicación entre el hardware y el software.

El hardware, basado en circuitos electrónicos programables, se encuentra instalado en los equipos de ejercitación, bicicletas fijas y Cintas, mientras que el software  de gestión y reporte se encuentra en una computadora que funciona como sistema central.

En ambos casos se registran la velocidad, la distancia recorrida, la duración del ejercicio y las pulsaciones por minuto. En el caso particular de la bicicleta fija, se agrega el parámetro de cadencia (RPM) y la carga (magnética).

Para la implementación del hardware,se agrega un receptor para tarjetas RFID que sirven como medio de identificación del atleta. Estas tarjetas fueron elegidas por su bajo costo y fácil transporte. El registro del pulso cardiaco se hace con una banda de monitor de pulso cardiaco (ajustada en el pecho del atleta) la cual informa en forma inalámbrica el estado del  pulso del atleta. Se descartó la opción de un sensor tipo pulsioximetro debido a la incomodidad que genera adosar cables al atleta cuando el mismo esta ejercitándose (de aquí la opción de un método inalámbrico).

Para completar el sistema, se utiliza un software desarrollado con el fin de acceder a los datos almacenados, y generar reportes basados en las ejercitaciones almacenadas. Este software genera gráficos de los diversos parámetros en función del tiempo y la distancia recorrida.

Abstract: El presente trabajo analiza la solución planteada a un problema interno de la Universidad Nacional de La Matanza, solución que se traduce en un proyecto que puede aplicarse a distintas situaciones similares.

El proyecto originalmente planteado consiste en el control automatizado del acceso a la Biblioteca Central de la Universidad, utilizando un sistema de molinetes ya instalados en la misma. Estos, en su modo de funcionamiento inicial, trabajaban de manera autónoma, validando únicamente el acceso a aquellas personas que poseyeran una tarjeta magnética, sin posibilidad alguna de establecer estadísticas de ingreso y egreso de personas.

El objetivo del proyecto fue el de modernizar el sistema, proporcionándole conectividad a través de una red de área local para permitir la interconexión con un servidor central de la Universidad, en el que reside la base de datos actualizada de la población autorizada a acceder a la biblioteca, lo que permite la supervisión de acceso y salida de usuarios a la misma en tiempo real.

Los requerimientos básicos del proyecto plantean, entre otras, las siguientes necesidades a resolver:

 Lectura de tarjetas magnéticas, del tipo bancario, como elemento de identificación. La información debe poder leerse en cualquiera de los dos sentidos de movimiento de la tarjeta.
 Diseño de un protocolo que permita la comunicación de los módulos lectores instalados, actualmente ocho, con posibilidad de ser expandido a 255 lectores con un mismo concentrador local.
 Diseño de un bus de comunicaciones basado en la norma RS485 full dúplex, para comunicar los diferentes módulos lectores de tarjetas con el concentrador local.
 Diseño de un algoritmo de búsqueda y habilitación de los usuarios autorizados a ingresar o egresar del sistema bajo control.
 Seguridad de funcionamiento normal aún en caso de interrumpirse la vinculación con el servidor central de la Universidad.
 Almacenamiento de la información de acceso y egreso para su transferencia al sistema central en tiempo real o, en caso de desconexión, a posteriori de la reconexión del mismo.
 Reutilización de la mayor parte del hardware instalado.
    
El sistema de acceso planteado, como ya se ha dicho, funciona en forma distribuida, repartido entre los elementos de control de acceso instalados en cada uno de los molinetes y un concentrador local que se conecta a través de una LAN al servidor central de la Universidad, en el cual se desarrolla el software de validación de usuarios. Este concentrador local incluye una memoria del tipo flash en la que se encuentran almacenadas las identificaciones de las personas autorizadas a ingresar. En el caso individual de cada usuario, esa información se encontrará grabada en una pista de la tarjeta magnética que el usuario posee.

El sistema de control de acceso, a su vez, se plantea sobre la base de un sistema basado en un microcomputador monolítico, de características adecuadas para tal fin, fundamentalmente de fácil obtención en el mercado, y de prestaciones suficientes de memoria e interfaces adecuadas de entrada salida. El mismo permite el agregado de elementos externos de almacenamiento, tales como una memoria externa tipo SD, común en aplicaciones de todo tipo, interfaces Ethernet para la implementación de la red de comunicaciones y otros elementos que se detallan a lo largo del presente trabajo.

Abstract: El objetivo del trabajo es ofrecer una herramienta que permita evaluar los riesgos generados por erosión en ríos, a partir de mediciones realizadas en modelos físicos.
Para ello se desarrollo de un equipo capaz de describir la evolución temporal del proceso de erosión.   Una técnica que se ajusta a éste requerimiento es el ultrasonido, dado que es capaz de detectar interfaces entre medios físicos de diferentes propiedades acústicas.   El principio de funcionamiento consiste en medir el tiempo entre la emisión de un pulso de ultrasonido y la recepción del rebote del mismo, sobre la superficie en estudio; dicho tiempo es proporcional a la velocidad de propagación del sonido en el agua y al doble de la distancia entre el transductor y el lecho erosionable del modelo.
El instrumento desarrollado consta de tres partes que se diferencian, entre:  emisor/receptor de pulso, transductor ultrasónico y adquisición de la señal recibida.
Para la primera de ellas se utilizo el equipo DPR300  de la firma JSR Ultrasonics el cual permite no solo el ajuste de la energía de pulso ultrasónico emitido, sino que también, la amplificación y filtrado de la señal recibida.
El sensor empleado es de inmersión en agua, de la firma CD  International, frecuencia de resonancia 2,5Mhz, por lo cual tiene un cono de emisión de la energía ultrasónica de 8 grados, esto permite detectar pequeña deformaciones del lecho.  
En la etapa de adquisición se utilizó una FPGA  que es la encargada de controlar el ADC  TLV5535, cuyo sample rate máximo es de 35 MSPS y ancho de bandas 600Mhz, especificaciones que superan ampliamente lo que  se requiere en este proyecto. La señal es muestreada a 5 MHz, lo cual permite un buen análisis digital de la señal adquirida.
El Kit de  desarrollo utilizado fue el Nexys 2 de la firma Digilent, el cual cuenta con una  FPGA  Spartan 3E de 500K gates de la empresa Xilinx.  Al no contar con experiencia en lógica programable, se decidió buscar un lenguaje de descripción de hardware del que se pudiera encontrar información fácilmente en Internet, así fue se opto por  VHDL, en el entorno de programación ISE 10.1.  Para el diseño de algunos componentes se utilizó el Xilinx Core Generator y en esta etapa para lograr un desarrollo más intuitivo se realizo un diseño de alto nivel esquemático, lo cual facilitó mucho el desarrollo.
Dado la naturaleza del fenómeno a medir, la señal recibida es del orden del ruido inherente a este tipo de señales. Por tal razón se utilizó un algoritmo basado en transformada tiempo frecuencia en lugar de un detector por umbral convencional.
El procedimiento empleado consiste tomar 2048 muestras proporcional al máximo alcance deseado, luego dividir en paquetes de datos,  a continuación calcular la potencia espectral de los mismos, en el ancho de banda de interés y finalmente escoger la de mayor potencia, Por ultimo contamos la cantidad de paquetes, dicho número será proporcional a dos veces tiempo que tarda la onda acústica desde el sensor al fondo del modelo.  La cantidad de datos por paquetes será ajustada según la SNR de la señal, a mayor cantidad de datos tiende a mejorar la SNR, aunque se disminuye la resolución de la medición del tiempo, lo cual incide directamente la medición de distancia.
Dicho procedimiento se llevo a cabo en MATALB, ya que desde la FPGA, se envía la señal muestreada sin ser procesada.   A  futuro  se  pretende,  avanzar  en  el  aprendizaje  de  aplicaciones  DSP  con  lógica  programable,  para
implementar el algoritmo de detección en la FPGA, ganando velocidad de cálculo y estabilidad.

Abstract: Las  imágenes  del  interior de  objetos  que  son  opacos  a  la luz,  como  el  interior del  cuerpo  humano,  deben obtenerse utilizando radiaciones que penetren el objeto como por ejemplo los rayos X entre las radiaciones ionizantes y el ultrasonido entre las no ionizantes. Este último es por sus características el menos peligroso para   los   tejidos   biológicos   pero   requiere   de   una   aplicación   cuidadosa   y   características   adaptadas específicamente  al  tratamiento  del  cuerpo  para  obtener  imágenes  de  calidad  y  útiles  para  el  diagnóstico médico. Originariamente se utilizaba un solo transductor de ultrasonido, el cual era movido mecánicamente para  obtener  un  barrido  de  señales  temporales  con  los  cuales  se  construía  la  imagen.  En  la actualidad  la tendencia,  con  el  avance  de  la  electrónica,  es  la  de  emplear  un  arreglo  lineal  de  una  gran  cantidad  de transductores, que va aumentando con el avance de la técnica, con los cuales se dirige y enfoca el haz de
ultrasonido en la dirección deseada y a su tiempo recogen las señales con las cuales se arma la imagen.
Este trabajo apunta al desarrollo de un equipo para la obtención de imágenes utilizando ultrasonido, con la aplicación de elementos piezoeléctricos de película gruesa aplicados mediante serigrafía sobre un sustrato de alúmina como elemento transductor y una electrónica de excitadores y amplificadores de recepción. En la
etapa actual se presenta un arreglo lineal de 8 transductores con su correspondiente etapa excitadora de ocho canales que genera los pulsos necesarios para su funcionamiento. El material de la película transductora es de PZT (Titanato Circonato de Plomo) y los elementos se fabrican todos juntos sobre el sustrato de alúmina.
El estudio  del  comportamiento  del  conjunto  transductores  más  excitadores  se realizó  utilizando  una  técnica optoacústica  conocida  como  “schlieren”  que  permite  visualizar  los  haces  de  ultrasonido,  tanto  para  cada transductor  individual,  como  para  la  emisión  en  conjunto  de  ellos, en  forma  continua  y  también  el comportamiento pulsado modificando el dispositivo para que funcione en ese régimen.
Además, este método nos permite trabajar con un arreglo de ocho elementos, y habiendo pasado esta etapa construir como paso previo a un sistema de mayor complejidad para llegar a los 64 elementos. Para excitar este primer prototipo en modo pulsado, se ha diseñado y construido un generador de pulsos cuadrados de
ocho  canales,  los  cuales  dan  pulsos  de  tensión  que  pueden  llegar  hasta  150  V, y el ancho del mismo es ajustable a medio período del correspondiente a la frecuencia de resonancia del transductor, típicamente 5 MHz.  La  secuencia  de  disparos,  para  lograr  enfocar  una  zona  determinada,  se  realiza  redondeando los tiempos entre disparos a múltiplos discretos según la frecuencia que utilice el sistema digital de control.
Las imágenes con campos de radiación continua con el dispositivo “schlieren” se realizaron excitando cada elemento con una señal sinusoidal de 15 Vpp e iluminando con un láser de emisión continua para comprobar el  funcionamiento  del  sistema.  Por  otro  lado,  los  campos  de  pulsos  se  miden  mediante  un  laser  pulsado,
sincronizado con la señal de excitación de los transductores. Estos se excitan con pulsos de 100 ns, con una separación de 30 µs entre pulsos consecutivos y un nivel de 120V para poder observarlos en funcionamiento continuo. En consecuencia, para lograr los disparos con la secuencia y retardos apropiados, se necesita una
electrónica  rápida  con  resolución  de  20  ns  o  menor  que  se  implementa  por  medio  de  una  FPGA  para  la generación de la secuencia.

Abstract: Un sistema de registro de la actividad física de una persona que incluya un efectivo detector de caídas puede mejorar la calidad de vida las personas mayores que sufren una caída al menos una vez al año. Este es un grupo de riesgo integrado por el 30% del total de adultos mayores. Además, las caídas tienen responsabilidad en el 70% de las muertes accidentales en personas mayores de 75 años. Paralelamente, un sistema de este tipo es también de suma utilidad en pacientes que están en recuperación, particularmente después de una operación o un tratamiento que reduce su movilidad, pero que no necesariamente requiere un monitoreo sofisticado y permanente en una unidad hospitalaria. Sin embargo, muchas personas en estas condiciones deben permanecer solas en su hogar por períodos prolongados, generando la preocupación de sus familiares y/o médicos por situaciones imprevistas que pueden devenir en la necesidad de atención urgente.
Este trabajo está concebido para desarrollar un sistema electrónico que cubra varios aspectos de las necesidades descriptas en el párrafo anterior. El sistema desarrollado está basado en la información que suministra un acelerómetro de tres ejes sobre la forma en que se mueve la persona sobre la cual está sujeto el dispositivo. Este realiza un registro de las aceleraciones presentes cuando la persona camina, se detiene, se sienta o se levanta y lo trasmite a una computadora que funciona como unidad de vigilancia cercana y realiza además un proceso de análisis de la señal más profundo. Allí se decide el nivel de alarma en que se debe poner al sistema y hacia dónde y en qué forma debe trasmitir las señales de aviso y/o alarma a las personas que deben actuar ante la ocurrencia del evento de una caía por ejemplo.
El dispositivo portable está formado por dos placas de reducidas dimensiones, conectadas mediante un conector que al mismo tiempo las mantiene unidas físicamente. La primera de ellas es  la radio estándar de fabricación nacional y bajo costo. Fueron desarrolladas por la firma Electrocomponentes S.A. en un circuito de dimensiones reducidas y basado en la radio MC13192 de “Freescale”. Imple¬menta una comunicación de capa física IEEE 802.15.4, en 2,5 GHz, para comunicaciones de corto alcance y bajo consumo de potencia. La capa física es la que utiliza el protocolo “ZigBee”, y por eso normalmente se las nombra indistintamente de esa manera. La otra placa cuenta con un acelerómetro de 3 ejes, también de “Freescale”, el MMA7260, y un  microcontrolador de la serie ATMEL AVR, en particular los modelos ATMEGA32. Estos microcontroladores están soportados por una versión del compilador de C de GNU (GCC). Este compilador, no solo es de uso gratuito, además se trata de software libre y existe para plataformas Windows y Linux. La alimentación del micro se realiza con 3,3 V y un regulador de baja caída para utilizar batería de 3,6V. Cuenta con un conector para radio 802.15.4 y una conexión opcional para módulo de comunicación serial RS-232. Todo el diseño de la placa y el montaje se realizó con componentes SMD para lograr un tamaño reducido.
Las señales provenientes del dispositivo descripto fueron recibidas en una computadora a través de la placa de recepción de los módulos “ZigBee” de trasmisión y el procesamiento la las señales se realizó utilizando un procesamiento estándar con “Matlab” para determinar las posibilidades y rendimiento del sistema.

Abstract: Introducción:
Se presenta un método didáctico para el diseño e implementación de sistemas de tiempo real (STR). Dada la especificación del STR, los alumnos trabajan  en su modelado con  Redes de Petri, con el lenguaje ADA para generar la simulación funcional y con el lenguaje VHDL para llegar a la implementación final  realizada con herramientas de diseño comerciales. Se muestran dos aplicaciones con sistemas empotrados para la ilustrar el método y según la partición realizada a partir de los conceptos de  Codiseño Hardware-Software (CoHS), se utilizan microcontroladores y/o lógica programable para su resolución.

Abstract: Introducción:
Se presenta el diseño de una interfaz de instrumentación VMEbus, utilizando  lenguaje de descripción de hardware  para su desarrollo,  y una FPGA comercial para su implementación.

Dentro de los sistemas de comunicación de datos instrumentales de alta perfomance se encuentra el VMEbus (IEEE-1014-87), su arquitectura es  independiente del microprocesador que lo utilice y posee configuración dinámica de  bus de datos (8 a 32 bit) y bus de direcciones (16, 24 o 32 bit); también presenta características de arquitectura maestro esclavo, capacidad multiprocesamiento (1 a 21), alta transferencia de datos (típico 40 Mb/seg.) y otras propiedades que aun lo mantienen en vigencia como interfaz  entre equipos de instrumental científico.

Razones que impulsaron el trabajo:
La facilidad del diseño de sistemas digitales complejos con FPGA, genera una rápida solución, cuando las características del problema a resolver está fuera del alcance tecnológico del momento, es decir muchas veces no se puede conseguir en el mercado los reemplazos o las adaptaciones necesarias para un sistema de instrumentación en utilización.
.

Abstract: Este trabajo contempla la corrección de defectos en imágenes mediante la implementación de algoritmos para el filtrado espacial no lineal. Los filtros espaciales no lineales más conocidos son los filtros de orden estadístico, cuya respuesta está basada en el ordenamiento (ranking) de los pixeles contenidos en una zona de la imagen (ventana). El filtro de orden estadístico a implementar, en el procesamiento digital de imágenes, es el  filtro de mediana. Dicho filtro es muy eficiente para la reducción del ruido "sal y pimienta" en una imagen.
La Motivación de este trabajo es la corrección de defectos en imágenes médicas, más específicamente las imágenes radiográficas, tomografías y ecografías que tienen frecuentemente defectos del tipo antes mencionado.
La selección de tecnologías FPGAs para este tipo de procesamiento digital, tiene su motivación en las ventajas que brindan en cuanto a velocidad de procesamiento y capacidad de memoria. Además, de ser ideales para implementar módulos de Hardware de manera rápida y eficiente.
Para la implementación final se ha utilizado una FPGA de xilinx, en la cual se han diseñado los 3 módulos principales, (generador de ventanas, ordenador de píxeles y contador de filas y columnas), de un filtro de mediana de 9 píxeles.

Abstract: La visión por computadora y la reconstrucción 3-D cubren campos como metrología, ingeniería inversa, visión robótica, reconocimiento de patrones y otros. Su reciente impulso se debe a los avances en microelectrónica, que posibilitaron la evolución del hardware y el desarrollo de cámaras digitales de creciente precisión y resolución. El análisis de señales y el formalismo actual de la geometría proyectiva, dan el soporte teórico para diseñar el software necesario en el procesamiento de imágenes digitales y en visión 3-D.
La reconstrucción 3D con tomas fotográficas requiere del empleo de cámaras calibradas.  En la calibración se estiman parámetros que son necesarios para evaluar coordenadas espaciales en base a las coordenadas de las proyecciones en las imágenes. Los mismos se clasifican en parámetros internos, dados por las características constructivas de las cámaras, y parámetros externos, que vinculan el sistema de coordenadas asociado al objeto con el sistema centrado en la cámara.  Un patrón de calibración es un dispositivo con un sistema de coordenadas propio y con puntos de coordenadas conocidas cuyas proyecciones son identificables en la imagen con algún algoritmo simple. Las coordenadas de dichos puntos y de sus proyecciones permiten plantear un sistema de ecuaciones, cuya solución proporciona parámetros intermedios necesarios para estimar, a posteriori, los parámetros internos y externos. En general, las ecuaciones planteadas no son lineales.
Un modelo lineal es apropiado si las aberraciones ópticas son inapreciables. En este caso y para cámaras fijas, se implementó, en trabajos anteriores, un método que utiliza  directamente los parámetros intermedios mencionados. Se lo empleó para efectuar mediciones con una o dos cámaras y  un láser lineal como fuente de luz estructurada.
El uso de ópticas de calidad inferior hace apreciable el efecto de la distorsión radial. En ese caso, los métodos no lineales expuestos en artículos especializados requieren estimar los parámetros internos y externos. Como alternativa, se diseñó una técnica para eliminar de la imagen la deformación introducida por tal distorsión. A las imágenes corregidas se les aplica el modelo lineal aludido previamente. Esta técnica requiere conocer uno de los parámetros internos: el píxel de la imagen digital que corresponde al centro óptico. En una primera aproximación se suele utilizar el píxel medio de la imagen digital. Con esta elección, se estimó una corrección de la distorsión radial que permitió una reducción apreciable en el error cuadrático medio al estimar dimensiones de objetos. Los trabajos comentados en este párrafo y en el anterior constan en las memorias de SADIO (AST-JAIIO 2007), COINI 2008, XIV Congreso Nac. de Fotogrametría 2008 y COINI 2009.
Los fabricantes no suelen garantizar la coincidencia entre el centro óptico de la imagen y su píxel medio. En el presente artículo, se expone un algoritmo para la estimación del centro óptico y se estudia su efecto en la precisión de las mediciones.

Abstract: Un analizador de espectros digital en tiempo real requiere un módulo de cálculo de la FFT y otros bloques de procesamiento de señales y control (bloques de manejo de los conversores A/D y D/A, enventanado, cálculo del módulo, permutación, generador de disparo y circuitería para manejo de reloj, reinicio y habilitación).  En el presente trabajo se hizo una implementación mediante el uso de las nuevas herramientas de diseño y simulación desde el modelado, que permiten diseñar sistemas digitales con gran versatilidad describiéndolos mediante un diagrama de bloques esquemáticos prediseñados con parámetros ajustables. Asimismo, el proceso de depuración se realiza con rapidez dado que se puede simular desde el modelo de bloques (donde se genera una tabla de señales de prueba para las entradas y salidas) hasta la etapa de posicionamiento y ruteo (usando la tabla mencionada y comparando los resultados). La descripción se realizó en VHDL y se implementó en FPGA obteniendo resultados satisfactorios.

Abstract: En el presente trabajo se explica un modo directo para incorporar IPs propios a sistemas embebidos basados en FPGAs de Xilinx. Se comienza con una introducción a sistemas embebidos y a FPGAs, explicitando ventajas y desventajas de los mismos. Abordando ya el tema central se describe, bajo el entorno de desarrollo XPS, la definición de un sistema basado en la placa de desarrollo disponible, la creación del IP y la instanciación del mismo en los archivos VHDL generados utilizando la herramienta ISE. Se continúa con  la importación del IP al entorno y finalmente la incorporación al sistema.

Abstract: La enseñanza del diseño digital en las carreras de grado de ingeniería electrónica se ha caracterizado habitualmente por la utilización de la metodología clásica basada en el diseño mediante circuitos lógicos discretos, tales como compuertas, o mediante bloques funcionales, haciendo análisis y síntesis a nivel lógico basado en la interconexión de compuertas para obtener circuitos combinatorios y secuenciales basados en circuitos biestables y bloques funcionales formados por estos dos tipos de elementos.
Posteriormente, con el avance de las técnicas de integración en mayor escala, se adoptaron criterios de diseño basados en la adecuada selección de los elementos integrados comercialmente existentes, lo que permitió una mayor velocidad en el aprendizaje, pero, en general, a costa, del desconocimiento de las estructuras internas de los elementos utilizados. Esta forma de diseño hacía mayor hincapié en conocer los contenidos de los manuales de circuitos integrados que en los elementos contenidos en los mismos, en especial con respecto a las consideraciones básicas de interconexión, niveles lógicos de tensiones y corrientes requeridos, velocidades, etc.
El desarrollo posterior de los circuitos microprocesadores y microcontroladores monolíticos nos lleva luego a pensar en diseños muy compactos, donde el objetivo importante es la programación de dichos procesadores, quedando de alguna manera relegadas las consideraciones referidas al diseño eléctrico y electrónico.
Es así que en aquellas materias de las carreras de Ingeniería Electrónica en las que se intenta manejar el diseño digital se encuentran notorias falencias en la formación básica de los estudiantes, que muchas veces se encuentran con que la implementación de sus diseños, teóricamente correctos, no puede llevarse a cabo por causas que no están en condiciones de determinar. En este contexto, la aparición de un nuevo tipo de elemento programable, tales como los dispositivos lógicos programables, desde los originales elementos básicos hasta los poderosos FPGA de hoy, trae acarreado un nuevo inconveniente, basado en la necesidad de utilizar un lenguaje de programación para el diseño de los sistemas basados en estos dispositivos. La falta de una formación primaria en programación, así como en el planteo de algoritmos destinados a esa programación, es una fundamental carencia de las carreras de electrónica de grado en varias de nuestras universidades.
El presente trabajo ofrece una alternativa viable para una introducción a un curso de diseño mediante circuitos lógicos programables y la utilización de lenguajes descriptivos de hardware, tales como VHDL.
Con el objeto de lograr un aprendizaje adecuado, se propone un curso básico que permita al estudiante comenzar a entender la estructura de un lenguaje de programación de alto nivel, tal como VHDL, y la forma de utilizar dicho lenguaje para diseñar sistemas digitales basados en .circuitos lógicos programables, y la simulación de su comportamiento. La presencia del docente, y las clases teóricas, de las cuales este tutorial ofrece solamente una muestra, se complementan con la utilización de una herramienta práctica, basada en una placa de desarrollo, simple de usar, simple de interconectar, que fuera desarrollada por nuestro grupo de investigación sobre la base de un circuito lógico programable sencillo y económico como herramienta introductoria, a ser utilizada por los estudiantes antes de requerir el uso de las poderosas herramientas de diseño y equipos de desarrollo que hoy ofrecen los fabricantes de este tipo de dispositivos.

Abstract: Reportamos la transmisión y recepción de señales digitales, con tasas de transmisión de hasta 9 Gbps y bajas tasas de error, generadas mediante kits de desarrollo FPGA y transponders SFP+ económicos. El objetivo de montar un sistema a estas tasas de transmisión es el del estudio de sistemas de comunicación ópticos, entre ellos, las redes de acceso tipo PON (Passive Optical Network). La importancia de estas redes se relaciona con el paradigma Triple Play que consiste en el envío de televisión, Internet y telefonía, simultáneamente y por el mismo canal físico, al usuario domiciliario.

Abstract: Introducción:

Al desenvolverse en un laboratorio donde se deba interactuar con equipamiento dedicado a la obtención de mediciones a partir de variables físico - químicas (humedad, temperatura, ph, etc.) los invidentes tienen inconvenientes en el desarrollo de esas actividades. Para modificar esta situación, se considera la implementación de un instrumento de precisión que genera una señal de voz en función de los valores obtenidos por el sistema de medición del equipo diseñado.

Razones que impulsaron el trabajo:
Generar  tecnología para la inclusión de personas con padecimientos de distinta índole, en este caso  particular los visuales.

Abstract: El objetivo del presente artículo es presentar el trabajo realizado en el marco del diseño e implementación de un sistema de emisión de luz controlado. Este forma parte como subsistema del diseño de un sensor interferométrico de velocidad angular.
Las exigencias en los requerimientos relativos al rango de operación y las características de los modelos a tratar presentan restricciones para la selección de una estrategia de control adecuada para cada lazo. Esto se discutirá en el artículo conjuntamente con la selección de la tecnología
digital apropiada y las técnicas de descripción de hardware para su implementación.
Se comentarán entonces en el artículo cuestiones concernientes al modelado, diseño e
implementación que apoyan las decisiones tomadas y se presentarán los resultados obtenidos.

Abstract: La medición clásica de espesores empleando ultrasonido basa su principio en la medición de tiempo de vuelo entre dos reflexiones producidas en las caras anterior y posterior de la pieza bajo ensayo. Conocida la velocidad de propagación en el material, el cálculo de espesor es directo.
La medición de espesores delgados, esto es del orden de la longitud de onda o menores, presenta una serie de dificultades, entre ellas la más importante es la recepción de ecos múltiples. Esto obliga al uso de procesamiento de señales para obtener la medida de espesor buscada.
El objetivo de este trabajo es desarrollar un método para la medición de espesores delgados de acero. Esta es la primera etapa, de un proyecto de mayor alcance, para medir espesores de recubrimientos sobre distintos sustratos, como por ejemplo pintura sobre acero o plástico. El esfuerzo está dirigido a que el procedimiento de medición se automatice y se implemente en un sistema embebido para uso industrial y/o de laboratorio.
El método presentado consiste en ajustar la medición realizada con los parámetros del modelo del pulso de referencia, mediante algoritmos de regresión no lineal de varios parámetros. Estos  parámetros se relacionan directamente con las propiedades de los materiales involucrados, sus dimensiones y los índices de reflexión y transmisión en las interfases.
Se realizaron mediciones sobre piezas de acero de espesores del orden de la longitud de onda empleada. Se utilizó un ecógrafo digital de barrido en modo “A” para normalizar la generación del pulso de excitación sobre un transductor con línea de demora. La medición del eco se realizó sobre el mismo transductor con un amplificador construido en el laboratorio y un osciloscopio digital. El pulso generado es de una duración aproximada de 250ns y con un largo de 1,4mm en el acero.
Con el sistema descripto, se elaboró el modelo de pulso de referencia realizando mediciones sobre piezas de espesores varias veces superiores a la longitud del pulso.
Posteriormente se trabajó con chapas de acero de espesores delgados, y se adquirieron señales constituidas por ecos con múltiples reflexiones superpuestas. Utilizando Matlab se realizaron pruebas de ajuste empleando un primer modelo con 5 parámetros hasta encontrar una metodología para la obtención del espesor que funcionó satisfactoriamente. Luego de las primeras experiencias, se introdujo un modelo que aprovecha el conocimiento a priori de los índices de transmisión y reflexión en las interfases y se redujo la cantidad de parámetros a tres, siendo este método más rápido y robusto que el anterior.
Ambas técnicas permiten la medición de espesores delgados de chapas de acero de algunas décimas de mm. Los algoritmos empleados pueden mejorarse y además ser automatizados de manera que puedan incorporarse a un equipo de medición portátil.

Abstract: En este trabajo se presenta el diseño, simulación y layout de un circuito generador de pulsos de ancho modulado, similar al que se incluye en microcontroladores modernos usados en sistemas embebidos. El circuito será integrado en un proceso CMOS estándar de 0,5µm de longitud de canal y el diseño formará parte de una librerías de bloques que quedarán disponibles para futuros proyectos de estudiantes o laboratorios de investigación de la facultad.
El circuito proporciona en su salida pulsos de ancho variable cuya frecuencia es ajustada por medio de una señal de reloj externa, siendo el periodo de la señal de salida 2^N veces el periodo de la señal de reloj externa. El valor N se ajusta mediante dos pins de entrada, permitiendo estos ajustar el valor de N a 8,9 o 10.
Mediante una entrada de 10 bits se controla el ancho de pulso. El valor de la entrada de 10 bits se guarda en un registro al detectarse un flanco positivo en una señal de reloj independiente destinada a ese fin. Se dispone además de una señal de reset, mediante la cual se setea un estado inicial en los registros internos y otra entrada de habilitación de salida, la cual pone la salida en '0' si su valor de entrada es '0' y habilita el circuito si su valor es '1'.
Para generar pulsos de ancho variable se dispone de un registro interno de 10 bits, el cual se va incrementando su valor almacenado mediante un sumador de 10 bits. El valor del incremento es de 1,2 o 4 según sea N 8, 9 ó 10. El valor obtenido a la salida de este registro es comparado con el valor almacenado en el registro de entrada mediante un comparador de 10 bits. Mientras el valor del registro interno sea menor o igual que el valor del registro de entrada, la salida del circuito permanece en '1', mientras que la salida permanece en '0' en caso de que el mismo sea mayor.
La modulación por ancho de pulsos es una técnica utilizada para regular la velocidad de giro de los motores eléctricos de inducción o asíncronos. La modulación por ancho de pulsos también se usa para controlar servomotores, los cuales modifican su posición de acuerdo al ancho del pulso enviado cada un cierto período que depende de cada servo motor. El circuito propuesto permitirá lograr un control preciso de ancho de pulso permitiendo hasta 1024 diferentes anchos de pulso a frecuencias de hasta cientos de kHz, pudiendo ser usada además para otras aplicaciones.

Abstract: En los últimos tiempos se ha incrementado la atención de los investigadores sobre el estudio de los climas extremos y sus efectos sobre la producción de determinados cultivos, para así poder evaluar la viabilidad de su plantación con fines comerciales. Por ejemplo, es ampliamente reconocido que las bajas temperaturas constituyen uno de los factores limitantes que explican la distribución de las especies en los principales ecosistemas. Por este motivo el conocimiento del grado de resistencia al frío de las especies representa uno de los criterios de selección a tener en cuenta en los programas de introducción de nuevos cultivos. Actualmente, en la región Patagónica, existe un creciente interés en el cultivo comercial del olivo, lo cual requiere del análisis de su comportamiento ante las condiciones climáticas adversas reinantes en la región, siendo una de las más importantes la baja temperatura.
A fin de estudiar este comportamiento, en este trabajo, se presenta un equipo para realizar ensayos de tolerancia a temperaturas extremas de distintas especies vegetales, a fin de analizar posteriormente el daño de los tejidos presentes en ramas, tallos, hojas, frutos y raíces. En este desarrollo el principal objetivo es obtener un equipo portátil de bajo costo y baja complejidad, el cual pueda ser utilizado en el laboratorio o bien en campo para realizar mediciones in situ.
El equipo dispone de un control de temperatura que permite lograr la disminución progresiva de esta variable a una tasa determinada (°C/horas) hasta un valor final, el cual se sostiene por un determinado periodo de tiempo. El valor inicial de temperatura, la tasa de disminución y la temperatura final como así también el tiempo que esta se mantiene constante son parámetros del sistema que dependen de los ensayos a los que se sometan las plantas. El límite de temperatura al que se llega es de -40°C. Para lograr tan bajas temperaturas se ha utilizado hielo seco (CO2 en estado sólido), el cual se encuentra a -78.5 °C aproximadamente.
El sistema está compuesto por dos bloques, uno de ellos consiste en la adquisición y acondicionamiento de las señales provenientes del sensor de temperatura. En este caso se ha empleado un sensor integrado de alta precisión y bajo consumo que posee salida digital, lo cual garantiza una excelente confiabilidad y estabilidad en la medición. Aprovechando estas características del sensor se simplifica el sistema, ya que se puede prescindir de las etapas de acondicionamiento de la señal y de digitalización de la misma. El segundo bloque del sistema está conformado por un microcontrolador que es el encargado de procesar la información enviada por el sensor de temperatura y realizar la acción de control deseada.
La acción de control es del tipo on-off sobre un ventilador y una resistencia calefactora para obtener el valor deseado de temperatura. Así mismo se dispone de una pantalla LCD para visualizar los datos actuales y conexión a PC para descargar los mismos. El sistema utiliza baterías de 12V cuando se realizan los ensayos a campo.
En conclusión, se obtiene un sistema  portátil y de bajo costo en el que se puede someter a las diferentes plantas bajo estudio, a procesos de enfriamiento controlado necesarios para analizar su tolerancia a las bajas temperaturas. En este caso, aprovechando la disponibilidad de dispositivos microelectrónicos de bajo costo es posible reducir el costo y consumo del equipo como así también la complejidad del hardware a implementar.

Abstract: En la actualidad la cantidad de bits por palabra que utilizan los circuitos electrónicos es cada vez mayor. Intentar acceder a estos datos en forma paralela presenta una serie de dificultades. Por ejemplo  al aumentar la cantidad de pines del encapsulado aumenta el costo, aparecen inconvenientes en el ruteo y la velocidad de transferencia se ve limitada debido al efecto de crosstalk.
Una solución es transmitir la información en forma serial a través de un solo pin, lo que permite elevar la velocidad de transmisión, reducir la cantidad de pines necesarios en el encapsulado y por lo tanto aumentar la flexibilidad en cuanto a cantidad de bits por palabra.
Este trabajo presenta el diseño, simulación y layout de módulos genéricos y escalables de conversión serie-paralelo y paralelo-serie que permitan transmitir ó recibir una serie de bits y presentarlos internamente en el integrado en forma paralela.
Los circuitos tendrán pines de control como ser reset, clock y enable de salida.
Los circuitos serán fabricados en un proceso CMOS comercial de 0.5µm al que se accede a través del consorcio MOSIS, y verificará su funcionamiento.
Este bloque de circuito integrado formará parte de una librería que quedará disponible para futuros proyectos del seminario y laboratorios de investigación de la facultad de ingeniería.

Abstract: Se presenta el diseño, fabricación y prueba de un módulo de alimentación orientado especialmente al suministro de potencia para placas con un dispositivo FPGA de tres tensiones de alimentación.  Este módulo se concibió como parte del proyecto “S3Proto”, una plataforma de desarrollo de usos múltiples con FPGA, de diseño que será completamente abierto y concebida con herramientas de software libres.

El módulo de alimentación desarrollado posee cualidades que le permiten alimentar a integrados FPGA con tres tensiones de alimentación, cumpliendo con los requerimientos que estos dispositivos poseen.  Además, dada su capacidad de corriente, este mismo módulo puede suplir la demanda de potencia de la demás electrónica que se encuentre de alguna manera asociada a la FPGA en la placa.

El dispositivo principal que debe alimentar este módulo es una FPGA Spartan 3E de la firma Xilinx.  Esta familia de FPGA tiene cierta flexibilidad en cuanto a su alimentación comparada con otras familias de FPGA de la misma marca.  Sin embargo, se procuró que este módulo de alimentación sea capaz de adaptarse a los requerimientos de las otras familias de FPGA no tan flexibles como las Spartan 3E.

El módulo es capaz de generar 3 tensiones de alimentación: 3,3V; 2,4V y 1,25V, requeridas respectivamente por los bancos de pines, el módulo JTAG interno y la lógica interna de la FPGA. Las salidas de 3,3V y de 1,2V tienen capacidad de corriente de hasta 3A cada una, mientras que la de 2,4V solo lo es de hasta 300mA.

La fuente tiene además que cumplir con dos condiciones referidas al establecimiento de las tensiones de las salidas durante el encendido.  Una es que las tensiones deben establecerse en una determinada secuencia.  La otra condición es que cada tensión debe incrementarse en las entradas de alimentación de la FPGA con una dada pendiente de crecida.  Ambas condiciones son requeridas en varias de las familias de FPGA de la firma Xilinx. Otra característica extra deseable es las protección contra cortocircuitos.

De todas las opciones en reguladores de tensión analizados, el que mejor se adaptaba a los requerimientos es un integrado TPS75003  de la firma Texas Instruments. El mismo posee dos lógicas de control para dos fuentes conmutadas y un regulador lineal.  Con las fuentes conmutadas se implementan las tensiones de 3,3V y de 1,25V.  El regulador lineal, incorporado en el integrado, entrega una tensión de 2,4V para la lógica JTAG de la FPGA.  El chip posee además; entradas de habilitación individuales para cada una de las fuentes y protecciones contra cortocircuito para las fuentes conmutadas.

Este integrado viene únicamente en un encapsulado QFN particular, razón por la cual el armado manual de la placa debió realizarse con extremo cuidado y habilidad.

El diseño del PCB de este módulo de alimentación se pensó para que resulte una placa de tamaño reducido, fácilmente acoplable a la placa madre con la FPGA.  La placa es doble faz y, excepto por los conectores, realizada completamente con componentes SMD.

A causa de las dos fuentes conmutadas que posee, las perturbaciones por ruido podrían ser importantes , para lo cual se tuvieron ciertas consideraciones sobre el diseño de pistas y la elección de varios de los componentes.  Para evitar estos problemas se usaron inductores en cazoletas cerradas de ferrite, trazados y planos de masa para anular las interferencias radiadas.

Al realizarse las pruebas sobre la fuente terminada se pudo verificar que cumplía con los requerimientos en cuanto a tensiones, rampas de crecida y secuencia de encendido.  Las fuentes conmutadas entregaron sin problemas hasta 2,7A y la fuente lineal se probó con los 300mA de la especificación.

Abstract: Debido a que la fuente mínima de alimentación está limitada a aproximadamente 0.9V en las denominadas referencias Bandgap, es necesario el desarrollo de nuevas técnicas basadas en parámetros tecnológicos reproducibles para el diseño de referencias de tensión CMOS diferente a las que usan el principio de bandgap pero cuya performance sea comparable al mismo. Este tutorial resume los principios de funcionamiento y los diferentes intentos de solución que se han presentado recientemente incluido los del propio autor.

Abstract: Se muestra la utilización de distintas herramientas de diseño y simulación en alto nivel para la implementación de algoritmos de filtrado digital en lenguaje VHDL sintetizables para FPGAs entorno con el software matemático MatLab, utilizando System Generator. Para comparar los distintos resultados obtenidos, se realiza el diseño de un filtro FIR pasa bajos de 3 maneras diferentes y cada código obtenido se implementa en 3 modelos FPGAs distintos.

Abstract: Sinopsis--- En este trabajo se realiza la puesta en marcha de una placa de desarrollo para aplicaciones multimedia en un dispositivo lógico programable (FPGA) de la firma Xilinx. El resultado es una plataforma de hardware base para investigar y trabajar en el procesamiento de imágenes y video describiendo los algoritmos en un lenguaje de descripción de hardware (VHDL o Verilog). Esta plataforma permite ingresar una imagen proveniente de alguna fuente analógica, convertirla a RGB, almacenarla en memoria y luego mostrarla por una salida de video SVGA en un monitor. Para demostrar su utilizad, se realizarán 3 procesamientos básicos (corrección de color, paso a escala de grises y binarización).

Abstract: Un rack de efectos de señales de audio es un procesador digital en tiempo real que implementa efectos acústicos utilizados en producción musical como la compresión, el efecto de coro y de flange, que habitualmente son acompañados por aplicaciones de supresión de ruido. Se presenta una realización descripta en VHDL implementado en FPGA con una gran optimización de recursos y bajo los estándares Wishbone que permite un diseño modular con posibilidad de reconfiguración, actualización o adición de nuevas aplicaciones en cascada según las necesidades del usuario implementándolo como un core dentro de sistemas más complejos.

Abstract: Se presenta el diseño y simulación de un bloque de memoria de acceso aleatorio estática (SRAM) que será integrada en un proceso comercial CMOS con longitud de canal 0,5µm. El bloque de memoria será diseñado, simulado y fabricado para verificar su funcionamiento, y quedará disponible como parte de una librería de circuitos para ser usada futuros proyectos del curso o laboratorios de la Facultad de Ingeniería - UBA.
El circuito está formado por un arreglo bidimensional de 32x32 celdas de seis transistores (6T), circuitos codificadores de línea y columna para direccionar la lectura y escritura de la memoria, un circuito de amplificación de sensado para la lectura del valor de memoria, y lógica CMOS para generar señales de lectura y escritura interas. El circuito recibirá como señales de entrada un reloj, señales de lectura/escritura, la palabra a escribir, señales de habilitación de entrada y salida, y como salida la palabra leída en la memoria. En el trabajo se muestra el diseño, simulación y layout de una versión preliminar del circuito de la memoria que será enviada a fabricar en el proceso CMOS ON C5 para verificar su funcionamiento. A partir de cálculos preliminares y simulaciones, se estima que el tiempo de acceso para lectura o escritura de la memoria será menor a 10ns. El circuito se realiza con fines académicos en el marco de un curso de grado de la Facultad de Ingeniería - UBA.

Abstract: 1. Introducción
Con el avance tecnológico, la impresión en offset se encontró con la competencia de las impresoras digitales.
En la impresión offset el costo de las tintas es despreciable y el costo de impresión está basado en el valor de las películas, chapas, insumos para limpieza y puesta en marcha del equipo y el salario de los operarios. En las impresoras digitales, el costo por pliego se obtiene sumando el pequeño costo de mantenimiento  más el costo de los pigmentos que se empleen en la impresión. El costo del papel es el mismo para ambos métodos.
Para pequeños volúmenes, la impresión digital es ventajosa en costo y facilidades, mientras que para volúmenes importantes, la impresión offset sigue siendo la mejor opción. El punto de cruce entre ambas tecnologías se halla entre los 1000 y 5000 pliegos dependiendo del tipo de impresión (color o monocromático).
El costo de la impresión digital depende fuertemente de la cantidad de toner utilizado, costo por lo que la selección de uno u otro proceso de impresión dependerá de la imagen a imprimir.
El análisis de la cantidad de toner utilizada es un paso importante en la selección del método de impresión a utilizar. Este proceso de análisis y costeo se realizará previamente a la impresión y para varios equipos a fin de emplear el que produzca la mejor solución costo/performance.
El objeto del presente trabajo es determinar el método más adecuado para la impresión de un documento o imagen.
2. Planteo
Cada punto en una imagen impresa en color, es la superposición de los tres colores primarios en el sistema de color sustractivo;  tres sub-puntos cian (C), magenta (M) y amarillo (Y).
El texto frecuentemente se imprime en negro e incluye detalles finos. Con CMY no se puede obtener un negro profundo, por lo que se agrega un cuarto pigmento denominado K que corresponde al negro..
El resultado de la impresión no es lineal a la descripción cromáticas digital de la imagen digital debido a las propiedades de los pigmentos y a actuación del driver de la impresora. Además:
• La imagen digital es procesada por un driver de impresión que altera la imagen original según las características de cada equipo impresor.
• Además cada fabricante agrega una interpretación subjetiva del color, que hace que aún un color puro sea impreso empleando más de un pigmento y además la calidad del pigmento influye en la cantidad del mismo que es necesaria para obtener la misma densidad de color.
• El fabricante busca satisfacer la sensación fisiosicológica que está regida por la tabla de cromaticidad.
Ello da como resultado una importante discrepancia entre la proporción de colores CMYK que la imagen indica y los pigmentos que realmente se emplean y que son medidos por unos contadores que posee el equipo y que cuantifican el toner realmente depositado sobre el papel.
Durante el desarrollo experimental del costeador, se necesitaron imprimir más de mil patrones y medir para cada uno de ellos el consumo de toner para poder elaborar una transferencia (alineal) que permita predecir el consumo de pigmentos ANTES de la impresión.
El procesamiento de esa gran cantidad de datos nos llevó a prever el empleo de redes neuronales con el objetivo de minimizar el error en la predicción.
El objeto de este trabajo es presentar el desarrollo experimental realizado en la determinación de las curvas de transferencia.

Abstract: El desarrollo de sistemas sensoriales que permitan supervisar el estado de un entorno es un área de investigación en constante evolución. La escalabilidad y bajo costo de un conjunto de ellos, organizados como una red sensorial, proporciona una buena solución en un gran número de situaciones. En este contexto, se busca diseñar arquitecturas sensoriales que se beneficien de los adelantos tecnológicos actuales, minimizando tamaños, costos y consumos. Entre estos adelantos cabe mencionar: el empleo de nuevos materiales transductores, la aparición de los sistemas micro-electromecánicos, la alta escala de integración que se puede lograr en los circuitos integrados y la aparición de dispositivos mixtos analógicos-digitales reconfigurables entre otros. Además, las mejoras en las comunicaciones inalámbricas promueven el desarrollo de aplicaciones que operan de forma cooperativa y que permiten transmitir datos a usuarios que operan de forma autónoma.

Las redes de sensores han tenido un gran desarrollo desde su aparición en aplicaciones militares, extendiendo su campo de aplicación a: sistemas robóticos, computación ubicua, entornos industriales, seguridad, monitoreo de hábitats naturales. Entre los entornos naturales de interés científico para su análisis están las costas marítimas frente a ciudades cuyas actividades industriales inciden sobre estas zonas costeras. Debido al riesgo de deterioro del medio ambiente por las actividades humanas, resulta de interés el monitoreo de diferentes variables físicas en las costas de la zona del Golfo San Jorge. En este trabajo se presenta la arquitectura y prototipo de una red de sensores inalámbricas para monitoreo costero, donde se pretende medir la temperatura de la costa marítima a diferentes profundidades. El principal objetivo que se persigue en el diseño de la arquitectura hardware de estos nodos es obtener un sistema sensor de temperatura completo de bajo costo a fin de poder desplegar un gran número de estas unidades proporcionado una gran área de cobertura de las costas bajo estudio. Esto permite obtener una granularidad fina de datos para un análisis pormenorizado de la biodiversidad existente en éstas zonas.

Cada nodo está constituido por una etapa de acondicionamiento de las señales de cada sensor donde se realizan operaciones de amplificación, filtrado y digitalización; una etapa de procesamiento y comunicación de los datos capturados en el nodo y así mismo recibe datos de otros nodos o sistema central, y finalmente un bloque de alimentación para lograr un funcionamiento remoto del sistema. Para satisfacer los requisitos de bajo costo de cada nodo sensor se emplean dispositivos analógicos digitales reconfigurables PSoC de Cypress®. De esta manera es posible realizar el acondicionamiento de señales, su procesamiento con un mismo circuito integrado. Al tratarse de sistemas reconfigurables es posible realziar diferentes funciones que sean mutuamente excluyentes en el tiempo o bien realizar mejoras al sistema sin necesidad de modificar el hardware implementado. A fin de distribuir la información recolectada, se emplean módulos de comunicaciones del Standard IEEE 802.15.4 de redes los cuales permiten realizar comunicaciones seguras con baja tasa de transmisión de datos y maximización de la vida útil de las baterías. Además permiten realizar comunicaciones punto a punto entre nodos o bien distribuir la información de forma cooperativa a través de la red que conforman. Finalmente, el sistema de alimentación emplea paneles solares en combinación con un control de carga de baterías acido-plomo selladas. Dicho control se realiza mediante un único circuito integrado, el cual permite administrar la carga de la misma sin necesidad de incrementar excesivamente el costo del hardware a implementar. El recinto final del nodo es una caja estanca donde se disponen de conectores para la interconexión con los diferentes sensores que dispone la boya.

Abstract: Se presenta en el trabajo el diseño de un procesador neuronal orientado a redes multi-etapa con capacidad de entrenamiento supervisado mediante el algoritmo de backpropagation. Si bien la literatura ofrece variadas soluciones a este problema, se busca en esta línea de trabajo el desarrollo de un conjunto de operadores aritméticos utilizables en distintas implementaciones de rutas de datos para diferentes tipos de redes.
Los componentes funcionan de forma sistólica a fin de balancear requerimientos de área y tiempo de ejecución.
El trabajo prevé a futuro el agregado de otros operadores aritméticos modulares, así como el estudio de comportamiento ante diferentes implementaciones de los operadores básicos de multiplicación y suma en aritméticas alternativas como RNS y aritmética de dígitos serie.
La utilización de redes neuronales para la resolución de problemas complejos o no lineales ha inspirado la creación de varias soluciones tanto en software –sobre computadoras de propósito general-, como en hardware; con arquitecturas (en este último caso) que van desde la implementación de las redes en base a procesadores dedicados programados hasta materializaciones de alto rendimiento usando técnicas de segmentación de circuitos en configuraciones sistólicas de procesadores elementales simples.
En el caso particular de las redes neuronales multi etapa muchas propuestas en hardware implementan solamente la fase de prueba de la red usando pesos sinápticos obtenidos por entrenamiento off line realizado en computadora. Esto responde principalmente a dos razones: por un lado, la aplicación final de una red determinada en hardware no varía, por lo cual el entrenamiento on line no es necesario. Por otro lado, el entrenamiento on chip supone un aumento de la complejidad de los circuitos de la red neuronal que perjudican el rendimiento final o que en algunos casos son imposibles de materializar en determinados dispositivos de hardware.
Se analiza una arquitectura neuronal con entrenamiento on chip en base al algoritmo de retropropagación (backpropagation, BP) para redes de varias capas ocultas orientado a su implementación final en FPGA. La arquitectura propuesta  es básicamente sistólica con un diseño orientado a la interconexión de distintos componentes sistólicos que implementan las distintas ecuaciones del algoritmo. Esta decisión de diseño busca lograr la generalidad necesaria para poder incorporar a futuro nuevas características al circuito que amplíen sus capacidades operativas al procesamiento de otras implementaciones de redes neuronales.
En particular se proponen dos alternativas con comportamiento sistólico cuyas implementaciones en FPGA arrojan del orden de 125 MCUPS (millones de pesos actualizados por segundo) y 275 MCPS (millones de operaciones multiplicación/acumulación por segundo). Para las pruebas se trabajó en una FPGA Xilinx Virtex IV implementando los diseños con y sin el uso de los DSP internos.
El diseño está orientado a implementar las distintas soluciones con bloques de cálculo de una granularidad determinada asociada a operadores aritméticos de uso general y frecuente en redes neuronales como son las operaciones entre matrices y vectores. De esta manera, a nivel de diseño se dispondrá a futuro de librerías de operaciones predefinidas tales como producto matriz-vector, producto de matriz transpuesta y vector, cálculo de sigmoide (u otra función de salida), derivada de la función de salida, cálculo de producto externo, entre otras.
Se prevé a futuro el desarrollo de un ambiente para generación de descripciones VHDL de distintas arquitecturas neuronales a partir de la especificación de sus parámetros taxonómicos.
Por otro lado, se está estudiando el uso de aritméticas de dígitos serie, RNS y decimal para la implementación de las operaciones básicas.

Abstract: En los últimos años la preocupación creciente, a nivel poblacional, por la instalación de bases de telefonía celular y estaciones de radio FM y AM en las cercanías de viviendas, hospitales, escuelas y zonas de alta permanencia, ha llevado a las autoridades gubernamentales en todos sus niveles a proponer la instalación de monitores fijos de radiación no ionizante.

Estos sistemas de monitoreo de RNI mediante estaciones fijas, permiten a los habitantes de una ciudad, vía Internet, visualizar los niveles de exposición a los que se encuentran expuestos durante las 24 hs. y compararlos con los niveles permisibles.

Sistemas de este tipo ya han sido utilizados en distintas ciudades europeas, logrando una buena aceptación por parte de los ciudadanos y una baja en la percepción de riesgo de los mismos. Esto es un déficit en los municipios de nuestro país.

El objetivo del presente trabajo, encabezado por el Consejo Profesional de Ingeniería en Telecomunicaciones, Electrónica y Computación (COPITEC) por medio de su Fundación (FUNDETEC),  ha sido el de desarrollar una estación fija de monitoreo que a través del servicio de Internet, permite a cualquier persona ingresar a la correspondiente página y visualizar la ubicación geográfica de la estación, el nivel de radiación y su evolución a través del día.  Todo ello ha sido concebido teniendo como meta la utilización de recursos humanos y tecnológicos que resulten de fácil y económica disponibilidad en nuestro país, de manera de evitar la dependencia con el mercado internacional.

Abstract: Este artículo presenta y analiza diferentes métodos de implementación de un multiplicador de un dígito BCD, usando el sintetizador de Xilinx (XST) para la materialización. Se usaron tres estrategias para la definición funcional del multiplicador BCD. Las funciones fueron expresadas mediante el uso del  lenguaje HDL. Se presentan los tiempos de retrasos y los consumos de área en las tres estrategias para dispositivos pertenecientes a dos familias de FPGAs de Xilinx: Virtex IV y Virtex V. Se presentan comparaciones con resultados de trabajos anteriores.

Abstract: Los sistemas industriales y de laboratorio utilizan codificadores ópticos para medir rotaciones y  desplazamientos con resolución sub-micrométrica en diversas máquinas y herramientas: tornos, radares, impresoras, robots, etc. En los codificadores ópticos la medición de desplazamiento se realiza a partir de las variaciones intensidad luminosa que registra un sistema de fotodetectores a medida que se produce el desplazamiento relativo entre una regla y un cabezal móvil, compuesto por una fuente de luz y por el sistema de fotodetectores mencionado. De este modo se genera una señal periódica que indica el desplazamiento incremental entre la regla y el cabezal. El sistema de fotodetectores se diseña de modo tal que al producirse el desplazamiento se generen un par de  señales en cuadratura con las que es posible detectar la dirección del movimiento. Si estas señales son además funciones sinusoidales de la posición y presentan baja distorsión armónica y alto contraste (definido como el cociente entre la amplitud y el valor medio de la señal), entonces el sistema puede medir desplazamientos de hasta la centésima parte del periodo de la regla utilizada.
En trabajos anteriores dos de los autores (Lutenberg y Perez-Quintian) propusieron un novedoso diseño de codificador óptico basado en un haz no-difractivo (NDB), y demostraron teórica y experimentalmente que las características de simetría e invariancia ante la propagación propia de los NDBs permiten obtener una señal con excelente estabilidad, buen contraste y muy baja distorsión armónica. En el presente trabajo se continúa la línea de investigación desarrollada pero se incorpora al diseño un sensor APS (Active Pixel Sensor) CMOS con el cual se pretende sintetizar una función de detectividad óptima. Se discute entonces el diseño del circuito integrado APS, su implementación en tecnología CMOS, y las mejoras de resolución, estabilidad, robustez  y miniaturización que el diseño de fotodetector propuesto introduce en el sistema.

Abstract: La tendencia en la reducción de las dimensiones de los dispositivos integrados está  incentivada por el aumento en el nivel de integración. En el caso particular de las estructuras MOS (Metal-Oxide-Semiconductor), dicha reducción implica una disminución en el espesor de la capa aislante del dispositivo.
El dióxido de Silicio (SiO2) con espesores requeridos por las tecnologías actuales cercanos a 2 nm[1] presenta problemas de rendimiento y confiabilidad debido principalmente al aumento en las corrientes de fuga por túnel, y a la reducción en el valor crítico de defectos (Ncd) con el decrecimiento en el espesor del óxido.
Por este motivo, en los últimos años la investigación en el área de tecnología en circuitos integrados ha establecido como un objetivo central a corto plazo el reemplazo del SiO2 como material aislante en estructuras MOS, a favor de otros materiales los cuales se caracterizan por poseer un alto valor de constante dieléctrica significativamente mayor a 3.9 del SiO2[2].
El estudio de los efectos de radiación ionizante sobre dispositivos de alto K es un campo aún  poco explorado y de enorme interés práctico, por sus aplicaciones espaciales, militares y médicas, entre otras. Una correcta y confiable caracterización de la respuesta frente a la radiación de dispositivos con aislantes de alto K permitiría su utilización en cualquiera de estas aplicaciones.
El presente trabajo tiene como objetivo realizar una caracterización de la respuesta frente a la radiación de aislantes de alto K en estructuras MOS  mediante el seguimiento de la curva capacidad-tensión. Para ello se dispone de muestras capacitivas con tres aislantes diferentes crecidos por ALD (Atomic Layer Deposition) en el Centro Nacional de Microeléctronica (CNM) de Barcelona; Alúmina (Al2O3), óxido de Hafnio (HfO2), o bien un nanolaminado con capas alternadas de ambos materiales. En todos los casos, el espesor de la capa aislante es de entre 10 y 12 nm.
Las mediciones se realizan mediante un sistema capacímetro-adquisidor de datos-computadora, que permite polarizar y monitorear la evolución de las curvas capacidad-tensión mientras el dispositivo está siendo irradiado. Ejemplos de curvas obtenidas se muestran en la Fig. 1. De la evolución de las curvas durante la irradiación se estudiarán la captura de carga en el aislante y la creación de estados de interfaz.

Abstract: Mediante las técnicas de construcción de MEMS y NEMS, es posible plantear el desarrollo de máquinas análogas al diseño de Babbage.
Sin limitarnos a tan solo las máquinas de cálculo, pueden construirse en esa misma tecnología, máquinas análogas a las soluciones mecánicas de muchos otros procesos, en los cuales tanto por tradición, como por costo o simplicidad se construyeron mediante técnicas mecánicas.
Las aplicaciones posibles serían muy diversas, aprovechando sus ventajas, allí donde no sean necesarias las correspondientes de las versiones electrónicas: sistemas de control de vuelo y navegación inmunes al ruido eléctrico, al pulso electromagnético, de bajo consumo energético, o autopropulsados; plantas de procesamiento químico en miniatura para la fabricación bajo demanda de drogas farmacéuticas; control y procesamiento numérico en instalaciones industriales.
Por esto, un cuidadoso estudio de sus posibilidades constructivas y de aplicación, sería la clave para disponer de esta tecnología y sus ventajas.

Abstract: El exponencial crecimiento demográfico en las principales ciudades ha llevado a las empresas prestadoras del servicio eléctrico a focalizar sus inversiones y mayores esfuerzos en ampliar sus redes, dejando peligrosamente de lado las tareas de mantenimiento y redimensionamiento de las ya existentes. Estas empresas, monopólicas, carecen del debido control por parte del estado, respecto a la calidad de servicio y tiempos de respuesta hacia sus clientes; lo que profundiza aún más la problemática planteada anteriormente.
En la actualidad, las empresas que prestan el servicio, para conocer el estado general de funcionamiento de la red de transformadores, deben afrontar tareas sumamente costosas y de programación paulatina, que ante la realidad planteada precedentemente, es evidente que no se lleva a cabo, excepto en raras situaciones. En vista de que los transformadores, en la red de media tensión, son elementos críticos para la provisión de energía eléctrica y su adecuado mantenimiento es clave para la prolongación de su vida útil, se plantea como solución el tele reporte de los mismos, presentando la información de manera centralizada, mediante la utilización de la tecnología BPL (Broad Band power line) y con la posibilidad de alarmar ante eventos críticos relacionados a un irregular funcionamiento.

Abstract: En los últimos años se lleva a cabo un intenso desarrollo de aislantes de alta constante dieléctrica K para el reemplazo del óxido de silicio (SiO 2) estándar en la tecnología MOS en dispositivos nanométricos. Entre las pruebas que se realizan se caracteriza el comportamiento de los nuevos aislantes de alto K frente a la radiación.
En el caso de que el dispositivo a ensayar sea un capacitor --como se usa en las etapas tempranas de desarrollo de nuevos aislantes--, esta caracterización debe realizarse a través del relevo de la curva capacidad-tensión (CV) del dispositivo. De la curva CV puede calcularse el valor de la tensión de umbral y cuantificar el efecto de la radiación de la misma forma que en el caso de un transistor, y puede obtenerse más información por cuanto la deformación de la curva está asociada a la creación de estados de interfaz a distintos niveles de energía.
En el presente trabajo se describe el diseño y los resultados de un sistema portátil capacímetro- adquisidor de datos-computadora capaz de obtener curvas capacidad-tensión a una velocidad suficientemente elevada como para poder realizar la caracterización frente a la radiación de dispositivos MOS en tiempo real durante la irradiación.

Abstract: La óptica integrada parece ser una de las tecnologías más prometedoras como solución para aliviar el ancho de banda en los sistemas modernos de computación y telecomunicaciones. Como material óptico, el silicio, no posee buenas cualidades para ser usado en dispositivos de guías de onda. El  Niobato de Litio (LiNbO3) ha sido rápidamente identificado como uno de los materiales alternativos más prometedores para este tipo de aplicaciones ópticas.
El interferómetro Mach-Zehnder (MZ) es un dispositivo que permite determinar el cambio de fase relativo entre dos haces colimados provenientes de una fuente de luz coherente. El uso más extendido de este dispositivo es de medir el cambio de fase en uno de las ramas, ya sea por la diferencia de camino óptico o por la perturbación causada por alguna muestra.
En el presente trabajo se exponen los resultados de la fabricación de un interferómetro MZ-MEMS. El proceso de fabricación del MEMS se basó en técnicas de microfabricación,:  fotolitografía, deposición de películas delgadas por sputtering y ataque químico por vía húmeda. El objetivo fue lograr interferómetros donde el haz incidente se bifurca en dos ramas paralelas separadas por 50 μm y cuyas guías de ondas son de 2 μm  de ancho. El diseño se realizó en una máscara de cuarzo y cromo y fue trasferido por fotolitografía sobre una película delgada de dióxido de silicio (SiO2) de 300 nm de espesor sobre sustratos de cristales de LiNbO3.  En un segundo paso se realizó la difusión de metales de transición (Titanio (Ti) o Zinc  (Zn)) sobre el LbNiO3, donde el SiO2 actúa como máscara impidiendo la difusión de estos metales hacia el cristal, luego la máscara se remueve. De esta forma quedan conformadas las guías de onda y se logra el confinamiento óptico en las mismas.
Entre las aplicaciones de los MZ-MEMS, que son muchas y variadas, se pueden mencionar la modulación eletro-óptica de la luz, para lo cual se depositan por la técnica de sputtering contactos de aluminio sobre una de las ramas, posterior a la difusión, para modular la luz de dicha rama. Otra aplicación interesante es la modulación de luz para su uso en microsensores biológicos, realizando una adsorción  física  ó química de anticuerpos sobre una de las ramas.  Este trabajo intenta ejemplificar la fabricación de un MEMS y dar una visión global de las técnicas  de micro-fabricación existentes en la Sala Limpia del INTI.

Abstract: Emails de contacto: carlosbinker@yahoo.com.ar, marcecaiafa@yahoo.com.ar, aperez@sanchezelia.com,
                                     gbura@hotmail.com, admitruk@unlam.edu.ar
          “MOVILIDAD EN REDES DE ALTA VELOCIDAD CON ACCESO INALÁMBRICO”
Autores: Carlos Binker, Marcelo Caiafa, Alejandro Pérez, Guillermo Buranits, Andrés
Dmitruk.
Universidad Nacional de La Matanza
         I. RESUMEN
    El concepto de movilidad consiste en la posibilidad de mantener operativa la estructura de servicios
relacionados con Internet de manera de permanecer conectados en forma inalámbrica y permanente sin
interrupciones a pesar del desplazamiento de la ubicación física del usuario. Son múltiples los beneficios que
ofrece implementar la movilidad a nivel del protocolo Internet.
         II. INTRODUCCIÓN
    Estas nuevas plataformas de tecnologías inalámbricas han irrumpido en las distintas infraestructuras de
redes. Desde el ambiente PAN (redes de área personal) con tecnologías IEEE 802.15, pasando por ambientes
LAN (redes de área local) con el standard IEEE 802.11a/b/g/n vulgarmente conocido como wifi, hasta las
redes WMAN con estándares IEEE 802.16 wimax y las redes WWAN (redes de área metropolitana
inalámbrica) basada sobre protocolos GPRS y UMTS.
    Si bien es cierto que la versión de los protocolos sobre los cuales se sostienen las redes actuales de Internet
en su versión ipv4 que ya conocemos soportan servicios de movilidad, éstos requerían de algunos agregados
para poder funcionar como la necesidad de levantar túneles de transporte para las conexiones de los usuarios
para no perder conectividad mientras se desplaza de un punto de acceso a otro distinto. A pesar de esto se
encuentran con muchas limitaciones como son los casos de propagación de rutas entre access points o
incompatibilidades de NAT de direcciones provocadas por servicios de Proxy o similares.
    Con la adopción de la nueva versión del protocolo IPv6, estos problemas están resueltos ya que contempla
la movilidad en forma completamente nativa. Resuelve entonces temas de transporte y nos genera otros de
servicios como ser DNS, AAA, etc.
III. MOVILIDAD IP
    Solucionar el tema de la movilidad a nivel de red provee múltiples ventajas: interconexiones entre distintas
tecnologías de acceso al medio, servicio de roaming entre ellas, no se demanda una adaptación de los
aplicaciones. El Standard de Movilidad IPv4 descripta en la RFC3344 introduce 4 entidades:
    MN: Mobile Node (dispositivo del usuario), HA: Home Agent (agente de la red del operador que brinda
servicio de movilidad), FA: Foreign Agent (dirección secundaria que pertenece a la red visitada), CN:
correspondent Node (nodo que pretende contactar con el MN).
     Las desventajas que presenta esta implementación es la disponibilidad de recursos en capacidad de
direccionamiento disponible que debe existir por cada Foreing Agent.
IV. METODOLOGÍA EMPLEADA
Escenario 1:
       Sobre una PC que está conectada directamente a Internet con direccionamiento ipv4 se instaló un
cliente TSP (Tunnel Setup Protocol ), el cual permitió levantar un túnel ipv6 sobre ipv4. Para ello se requirió
de un usuario y password provisto por el broker que nos brindó acceso a la red ipv6. Se instaló linux
(distribución ubuntu), version 9.04 para desktop de 32 bits con kernel 2.6 que ya está compilado con los
paquetes para ipv6.
Escenario 2:
    Actualmente estamos trabajando sobre la implementación de una infraestructura basada en OpenWrt
(distribución linux para dispositivos embebidos), para que los paquetes instalados soporten conectividad ipv6
sobre dispositivos compatibles con tecnologías IEEE 802.11 b/g/n. El dispositivo utilizado es un Access Point
marca LINKSYS modelo WRT54GL, cuyo firmware puede actualizarse a esta distribución linux mencionada.
V. CONCLUSIONES
    La realización del upgrade del firmware con OpenWrt en el dispositivo Linksys WRT54GL nos permitirá
montar una plataforma basada íntegramente en SO linux, lo que nos facilitará dada su flexibilidad, la
realización de pruebas mucho más confiables y seguras, que se adapten más específicamente a nuestras
necesidades de estudio, como por ejemplo el roaming entre AP.